EPC2LC20N vs EPC2L20 Comparaison

Comparaison détaillée côte à côte de EPC2LC20N par Intel et EPC2L20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC2LC20N EPC2L20
Marque Intel Altera
Catégorie Memory ICs Memory ICs
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,40 $25,80
Fonction In-System Programmable Configuration PROM for SRAM-based FPGAs —
Taille de mémoire 1.6 Mbit 1.6 Mbit
Type de mémoire Flash Configuration PROM (non-volatile)
Programmable Type In System Programmable (ISP) —
Supply Voltage VCCINT 3.0 V to 3.6 V —
Supply Voltage VCCIO 4.75 V to 5.25 V —
Configuration Clock Frequency 8 MHz (max) —
Interface Serial (DATA0, DCLK, nCONFIG, nSTATUS, CONF_DONE) Serial FPGA configuration + JTAG (IEEE 1149.1 / IEEE 1532)
JTAG Support IEEE 1149.1 / IEEE 1532 compliant —
Boîtier 20-pin PLCC (J-Lead, 9x9 mm) 20-pin PLCC (J-lead)
Type de montage Surface Mount Surface Mount (PLCC socket compatible)
Packaging Tube —
Température de fonctionnement [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range]
Supported FPGA Families Altera APEX, Cyclone, Stratix, ACEX, MAX 7000 —
Statut RoHS [DATA_NEEDED: RoHS status] RoHS Compliant (per IC Components listing)
Organisation de la mémoire — 8-bit byte
Programmability — In-system programmable via JTAG
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V or 5.0 V (VCCSEL selectable)
Cascade Support — Yes - multi-device daisy chain
Boundary Scan — JTAG IEEE 1149.1 BST
Niveau MSL — [DATA_NEEDED: MSL rating]
Process Technology — Low-power CMOS
Target FPGAs — APEX II, APEX 20K, Mercury, ACEX 1K, Cyclone, Stratix

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis