EPC2LC20N vs EPC2LC20-T Comparaison

Comparaison détaillée côte à côte de EPC2LC20N par Intel et EPC2LC20-T par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EPC2LC20-T EPC2LC20-T - 1.6Mb FPGA Config PROM PLCC-20 | Altera

EPC2LC20-T - 1.6Mb FPGA Config PROM PLCC-20 | Altera

EPC2LC20-T ⚠ Dernier achat

Comparaison des spécifications

Paramètre EPC2LC20N EPC2LC20-T
Marque Intel Altera
Catégorie Memory ICs Memory ICs
Statut du cycle de vie NRND Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,40 $7,40
Fonction In-System Programmable Configuration PROM for SRAM-based FPGAs —
Taille de mémoire 1.6 Mbit 1.6 Mb
Type de mémoire Flash Configuration PROM (Flash)
Programmable Type In System Programmable (ISP) —
Supply Voltage VCCINT 3.0 V to 3.6 V —
Supply Voltage VCCIO 4.75 V to 5.25 V —
Configuration Clock Frequency 8 MHz (max) —
Interface Serial (DATA0, DCLK, nCONFIG, nSTATUS, CONF_DONE) —
JTAG Support IEEE 1149.1 / IEEE 1532 compliant —
Boîtier 20-pin PLCC (J-Lead, 9x9 mm) 20-PLCC (9x9 mm)
Type de montage Surface Mount Surface Mount
Packaging Tube —
Température de fonctionnement [DATA_NEEDED: operating temperature range] -40C to +85C (industrial)
Supported FPGA Families Altera APEX, Cyclone, Stratix, ACEX, MAX 7000 ACEX, APEX, Cyclone, FLEX, MAX 7000A/B, MAX II, Mercury
Statut RoHS [DATA_NEEDED: RoHS status] Compliant
Configuration Mode — Serial (PS mode), cascadable
Max Configuration Frequency — 10 MHz
Tension d'alimentation — 3.3 V (typical)
Programmability — In-System Programmable via JTAG
JTAG Interface — IEEE Std 1149.1-1990 compliant
Cascade Support — Yes (nCASC pin)
Packaging Suffix — -T = Tape and Reel
Lead-Free — Yes

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis