EPC2LI20 vs EPC2LI20N Comparaison

Comparaison détaillée côte à côte de EPC2LI20 par Altera et EPC2LI20N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC2LI20 EPC2LI20N
Marque Altera Altera
Catégorie Memory ICs Memory ICs
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $5,95 $5,10
Taille de mémoire 1.6 Mb (1,572,864 bits) 1.6 Mbit
Type de mémoire Flash (in-system programmable) Non-volatile configuration PROM (Flash)
Programmable Type In System Programmable (ISP) In System Programmable (ISP via JTAG)
Fonction Configuration PROM for SRAM-based FPGAs —
Supply Voltage - Operating 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing) —
Température de fonctionnement -40 C to +85 C (Industrial) [DATA_NEEDED: operating temperature range]
Boîtier / Format 20-PLCC (J-lead, 9x9 mm) 20-PLCC (J-Lead), 9x9 mm
Type de montage Surface Mount (PLCC socket-compatible) Surface Mount
Configuration Interface Serial or Byte-wide (parallel) —
Decompression On-chip (supports compressed bitstreams) —
JTAG / ISP Interface IEEE 1532 (TCK, TMS, TDI, TDO) —
Multi-Device Support Yes (daisy-chain configuration) —
User-Accessible Memory Yes (unused flash available to user logic) —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Niveau MSL [DATA_NEEDED: MSL level] —
Configuration Mode — Serial
Maximum Configuration Frequency — 10 MHz
Supply Voltage (VCCINT) — 3.0 V to 3.6 V
Supply Voltage (VCCIO) — 4.5 V to 5.5 V
Packaging — Tube
Supported FPGA Series — ACEX 1K, APEX II, Cyclone, Stratix II
JTAG Interface — IEEE 1149.1 boundary scan (TCK/TDI/TMS/TDO)
Configuration Pins — nCS, DCLK, DATA, nCONFIG, nSTATUS, CONF_DONE

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis