EPC2LI20NGA vs EPC2LI20N Comparaison

Comparaison détaillée côte à côte de EPC2LI20NGA par Altera et EPC2LI20N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC2LI20NGA EPC2LI20N
Marque Altera Altera
Catégorie FPGA & CPLD Memory ICs
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $4,35 $5,10
Taille de mémoire 1.6 Mbit 1.6 Mbit
Fonction In-System Programmable Configuration PROM —
Target Device SRAM-based LUT FPGAs —
Boîtier 20-PLCC (9x9 mm) —
Plage de température de fonctionnement -40C to +85C (Industrial) —
Tension d'alimentation 3.0 V to 3.6 V (3.3 V typical) —
Configuration Interface Passive Serial / Passive Parallel —
Programming Method In-System via JTAG (IEEE 1149.1) —
Cascadable Yes (DATA, DCLK chain) —
Statut RoHS Compliant (lead-free 'G' suffix) [DATA_NEEDED: RoHS status]
Type de montage Surface Mount / Thru-Hole Socket Surface Mount
Lead-Free Termination Yes (NiPdAu) —
Process Technology CMOS EEPROM —
Manufacturer Altera / Intel PSG —
Datasheet Document EPC2 datasheet (Altera) —
Type de mémoire — Non-volatile configuration PROM (Flash)
Programmable Type — In System Programmable (ISP via JTAG)
Configuration Mode — Serial
Maximum Configuration Frequency — 10 MHz
Supply Voltage (VCCINT) — 3.0 V to 3.6 V
Supply Voltage (VCCIO) — 4.5 V to 5.5 V
Boîtier / Format — 20-PLCC (J-Lead), 9x9 mm
Packaging — Tube
Température de fonctionnement — [DATA_NEEDED: operating temperature range]
Supported FPGA Series — ACEX 1K, APEX II, Cyclone, Stratix II
JTAG Interface — IEEE 1149.1 boundary scan (TCK/TDI/TMS/TDO)
Configuration Pins — nCS, DCLK, DATA, nCONFIG, nSTATUS, CONF_DONE

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis