EPC2T32 vs EPC2T32N Comparaison

Comparaison détaillée côte à côte de EPC2T32 par Altera et EPC2T32N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC2T32 EPC2T32N
Marque Altera Altera
Catégorie Memory ICs FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,70 $6,95
Product Type FPGA Configuration PROM (non-volatile boot memory) —
Taille de mémoire 1.6 Mbit 1.6 Mbit
Configuration Interface Serial —
Fréquence d'horloge maximale 10 MHz 10 MHz
Programmability In-System Programmable (ISP) via JTAG —
JTAG Support Yes (IEEE 1149.1 boundary-scan + ISP) —
Boîtier 32-pin TQFP (7x7 mm) 32-TQFP (7x7 mm)
Tension d'alimentation 3.3 V (5 V tolerant I/O per datasheet) —
Température de fonctionnement -40C to +85C (industrial) 0 C to +70 C
Supported FPGA Families APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K —
Cascadable No (single-device configuration only) —
Type de montage Surface Mount Surface Mount
Niveau MSL [DATA_NEEDED: MSL level] —
Statut RoHS Compliant Compliant (lead-free)
Lead-Free Yes —
Configuration Mode Serial (DCLK/DATA/nCS) Passive Serial (PS) / JTAG ISP
Document Size (third-party) 26 pages (per alldatasheet listing) —
Programmable Type — In System Programmable (Flash)
Supply Voltage - VCCINT — 3.0 V to 3.6 V / 4.75 V to 5.25 V (dual supply)
Interface — Serial (DCLK / DATA0 / nCONFIG / nSTATUS / CONF_DONE)
JTAG Compliance — IEEE 1149.1 (boundary-scan, ISP)
Nombre de broches — 32
Sector Architecture — Flash with built-in CRC
Cascade Support — Yes (multi-device daisy-chain)
CONF_DONE / nSTATUS Drive — Open-drain

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis