EPC2XXA vs EPC2LI20 Comparaison

Comparaison détaillée côte à côte de EPC2XXA par Altera et EPC2LI20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC2XXA EPC2LI20
Marque Altera Altera
Catégorie FPGA & CPLD Memory ICs
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $5,40 $5,95
Type de mémoire Configuration Flash (PROM) Flash (in-system programmable)
Taille de mémoire 1.6 Mbit 1.6 Mb (1,572,864 bits)
Configuration Interface Passive Serial (PS) / Active Serial (AS) Serial or Byte-wide (parallel)
Maximum Configuration Clock 33 MHz —
JTAG Support IEEE 1149.1 Boundary-Scan (ISP) —
Operating Voltage (VCC) 3.0 V to 3.6 V —
Operating Voltage (VCCJ) 1.8 V / 2.5 V / 3.3 V —
Température de fonctionnement -40 C to +85 C (industrial) -40 C to +85 C (Industrial)
Boîtier 20-pin SOIC (SO-20) 12.8 mm x 7.5 mm —
Type de montage Surface Mount Surface Mount (PLCC socket-compatible)
Cascadable Yes (daisy-chain multiple devices) —
Programmer Quartus II / Quartus Prime Programmer —
Compatible FPGA Families Cyclone, Cyclone II, Cyclone III, MAX II, MAX V, Stratix (selected) —
Statut RoHS Compliant [DATA_NEEDED: RoHS status]
Lead-Free Yes —
Programmable Type — In System Programmable (ISP)
Fonction — Configuration PROM for SRAM-based FPGAs
Supply Voltage - Operating — 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing)
Boîtier / Format — 20-PLCC (J-lead, 9x9 mm)
Decompression — On-chip (supports compressed bitstreams)
JTAG / ISP Interface — IEEE 1532 (TCK, TMS, TDI, TDO)
Multi-Device Support — Yes (daisy-chain configuration)
User-Accessible Memory — Yes (unused flash available to user logic)
Niveau MSL — [DATA_NEEDED: MSL level]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis