EPC8Q100C vs EPC16QC100N Comparaison

Comparaison détaillée côte à côte de EPC8Q100C par Altera et EPC16QC100N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC8Q100C EPC16QC100N
Marque Altera Altera
Catégorie FPGA & CPLD Memory ICs
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,65 $24,10
Memory Density 8 Mbit —
Device Family Enhanced Configuration Device (EPC8Q100 series) —
Configuration Interface Serial / Parallel (x8) slave mode FPP / PS / AS via dedicated FPGA pins
Tension d'alimentation 3.3 V (typ) —
In-System Programming IEEE 1149.1 JTAG —
Boîtier 100-pin PQFP (20 x 14 mm) 100-pin PQFP (20 x 14 mm)
Température de fonctionnement 0 C to +70 C (commercial, 'C' suffix) 0 C to 70 C
Cascade Support Up to 4 devices cascadable —
Supported FPGA Families Altera Cyclone, Cyclone II, Stratix, Stratix GX, Apex series ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX
Configuration Clock User-programmable internal oscillator —
Programming Cycles 100 minimum endurance cycles —
Programming Voltage 3.3 V in-system (no external VPP) —
Lead-Free / RoHS Lead-free per Altera/Intel Pb-free roadmap —
Type de montage Surface Mount (PQFP) Surface Mount
Niveau MSL [DATA_NEEDED: MSL rating] —
Taille de mémoire — 16 Mbit (16,777,216 bits)
Programmable Type — In System Programmable
Configuration Clock Frequency — 33 MHz max
On-Chip Decompression — Yes (supports compressed bitstreams)
Supply Voltage (VCC) — 3.0 V to 3.6 V
Access Time — 90 ns typical
Flash Read Bandwidth — 160 Mbps (16-bit DQ at 10 MHz)
JTAG (IEEE 1149.1) ISP — Supported
Lead Free — Yes (per datasheet)
Packaging — Tray

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis