EPF10K50EQC240-3 vs EPF10K50VQC240-2 Comparaison

Comparaison détaillée côte à côte de EPF10K50EQC240-3 par Altera et EPF10K50VQC240-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EPF10K50EQC240-3 EPF10K50EQC240-3 - FLEX 10KE FPGA, 50K Gates, 240-PQFP | Altera

EPF10K50EQC240-3 - FLEX 10KE FPGA, 50K Gates, 240-PQFP | Altera

EPF10K50EQC240-3 ⚠ Dernier achat

Comparaison des spécifications

Paramètre EPF10K50EQC240-3 EPF10K50VQC240-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $21,00 $28,75
Family FLEX 10KE FLEX 10K
Device Type FPGA - Field Programmable Gate Array —
Logic Cells / Elements 2880 —
Typical Gate Count 50000 50,000 gates
Number of LABs/CLBs 360 —
Total RAM Bits 40960 —
Number of I/Os 189 —
Internal Frequency 166.67 MHz —
Propagation Delay 0.6 ns —
Operating Supply Voltage (Core) 2.5 V —
Logic Family CMOS —
Process Technology 0.22 um CMOS 0.42 micrometer CMOS, 4-layer metal
Package Type 240-BFQFP (PQFP-240, gull-wing) —
Number of Terminals 240 240
Température de fonctionnement 0 C to +70 C (Commercial) 0 C to +70 C (Commercial)
Programming Method In-system via serial configuration EPROM —
Embedded Array Blocks Yes (EABs for RAM/ROM/FIFO) —
Type de montage Surface Mount (PQFP) Surface Mount
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status - legacy Altera FLEX 10K family typically non-RoHS Pb-bearing BFQFP; verify on distributor listing]
Series — FLEX-10K
Logic Elements (LABs) — 360
Logic Cells — 2,880
Embedded Array Memory — 20,480 bits
User I/O Pins — 189
Boîtier — 240-BFQFP (240-PQFP / FQFP / QFP-240)
Terminal Form — Gull Wing
Package Code — FQFP
Package Shape — Square
Core Supply Voltage — 3.3 V
I/O Supply Voltage (MultiVolt) — 5.0 V / 3.3 V / 2.5 V
Maximum Internal Frequency — 125 MHz
Propagation Delay (typical) — 0.6 ns
Temperature Grade — Commercial
Configuration Scheme — SRAM-based, serial / parallel via EPC1/EPC2
JTAG / Boundary Scan — IEEE 1149.1 compliant

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis