EPF6024AQI208-3N vs EPF6024AQI208-4 Comparaison
Comparaison détaillée côte à côte de EPF6024AQI208-3N par Altera et EPF6024AQI208-4 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPF6024AQI208-3N | EPF6024AQI208-4 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $20,75 | $9,95 |
| Family | FLEX 6000 | FLEX 6000 |
| Logic Elements (Cells) | 1960 | — |
| Equivalent Gate Count | 24000 | — |
| Maximum Operating Frequency | 142.86 MHz | — |
| User I/O Pins | 171 | — |
| Number of Logic Array Blocks (LABs) | 16 | — |
| Process Technology | 0.42 µm CMOS | CMOS SRAM |
| Core Voltage (VCCINT) | 3.3 V | — |
| I/O Voltage (VCCIO) | 3.3 V (multiVolt 2.5/3.3/5 V tolerant) | — |
| Boîtier | 208-pin PQFP / BFQFP | 208-pin PQFP (QFP-208) |
| Type de montage | Surface Mount | — |
| Architecture | OptiFLEX, register-rich, LUT-based | — |
| Configuration Method | Passive Serial / Passive Parallel with EPC configuration memory | — |
| Boundary Scan | JTAG IEEE 1149.1 | — |
| Speed Grade | -3 (commercial speed bin, "N" lead-free suffix) | -4 |
| Logic Elements (LEs) | — | 1960 |
| Typical Gate Count | — | 24,000 gates |
| Configurable I/O Pins | — | 171 |
| Dedicated Inputs | — | 4 |
| Package Code (JESD-30) | — | S-PQFP-G208 |
| Terminal Pitch | — | 0.500 mm |
| Fréquence d'horloge maximale | — | 153 MHz |
| Plage de température de fonctionnement | — | Industrial (-40°C to +85°C) |
| Configuration Modes | — | Passive Serial, Passive Parallel, JTAG |
| Tension d'alimentation | — | [DATA_NEEDED: VCCINT and VCCIO range] |
| Statut RoHS | — | Non-compliant (legacy PQFP package) |