EPF8820ARI208-2 vs EPF8820ARC208-3 Comparaison
Comparaison détaillée côte à côte de EPF8820ARI208-2 par Altera et EPF8820ARC208-3 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPF8820ARC208-3 - FLEX 8000 FPGA, 8K Gates, 672 Cells | Intel / Altera
EPF8820ARC208-3 ObsoleteComparaison des spécifications
| Paramètre | EPF8820ARI208-2 | EPF8820ARC208-3 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $11,50 | $62,00 |
| Family | FLEX 8000 | FLEX 8000 (EPF8820) |
| Logic Elements | 672 | — |
| Maximum User I/O | 152 | — |
| Embedded Array Blocks (EABs) | 6 | — |
| Total Embedded Memory | 16 Kbits (approximately) | — |
| Usable Gates | 8,000 (typical) | 8,000 |
| Configuration Technology | SRAM (volatile) | — |
| Speed Grade | -2 | — |
| Boîtier | 208-pin RQFP (RFI) | — |
| Operating Voltage (VCCINT) | 5 V | — |
| Programming Interface | JTAG (IEEE 1149.1) / Altera ByteBlaster | — |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | 0C to +70C (commercial) | — |
| Configuration Devices Supported | EPC1, EPC1213, EPC1064, EPC1441 | — |
| Statut RoHS | Compliant (per DigiKey listing) | [DATA_NEEDED: RoHS status] |
| Series | — | FLEX 8000 |
| Logic Cells / Elements | — | 672 |
| Registers | — | 152 |
| Maximum Operating Frequency | — | 125 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Process Technology | — | 0.42 µm CMOS |
| Configuration Memory | — | SRAM (volatile) |
| Boîtier / Format | — | 208-BFQFP Exposed Pad (208-RQFP, 28x28 mm) |
| Supplier Device Package | — | 208-RQFP (28x28) |
| Packaging | — | Tray |
| Plage de température de fonctionnement | — | [DATA_NEEDED: operating temperature range] |
| In-Circuit Reconfigurability (ICR) | — | Yes (via external configuration devices) |
| Boundary-Scan Test | — | JTAG (IEEE 1149.1) |
| I/O Tolerance | — | 3.3 V / 5 V |
| Clock Networks | — | 4 dedicated low-skew global clocks |
| Lead-Free / Finish | — | [DATA_NEEDED: lead-free finish] |