EPF8820ATC144-1 vs EPF8820ATC144-15 Comparaison
Comparaison détaillée côte à côte de EPF8820ATC144-1 par Altera et EPF8820ATC144-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPF8820ATC144-1 - FLEX 8000 FPGA, 672 Cells, 112 I/O, 144-TQFP | Altera
EPF8820ATC144-1 ObsoleteComparaison des spécifications
| Paramètre | EPF8820ATC144-1 | EPF8820ATC144-15 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $15,95 | $19,50 |
| Family | FLEX 8000 | FLEX 8000 |
| Device | EPF8820A | — |
| Logic Cells | 672 | — |
| Logic Array Blocks (LABs) | 84 | — |
| User I/Os | 112 | — |
| Equivalent Gates | ~8,000 usable gates | — |
| Flip-Flops (max) | 1,500 | — |
| Tension d'alimentation | 5.0 V (MultiVolt I/O supports 3.3 V or 5.0 V) | — |
| Process Technology | CMOS SRAM | 5 V CMOS SRAM |
| Speed Grade | -1 (slowest) | -15 (approx. 15 ns tpd) |
| Température de fonctionnement | 0C to 70C (commercial) | 0 C to 70 C (commercial) |
| Boîtier | 144-pin TQFP | 144-pin TQFP (also marketed as LQFP) |
| Configuration Method | SRAM, loaded via EPC1 / EPC1064 / EPC1213 / EPC1441 or parallel EPROM | Serial or parallel EPROM, JTAG |
| In-Circuit Reconfigurability | Yes (ICR) | Yes (ICR via external controller) |
| JTAG Boundary Scan | Yes (IEEE 1149.1) | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | — |
| Logic Elements (Cells) | — | 672 |
| Usable Gates | — | 8000 |
| Maximum User I/O | — | 112 |
| Supply Voltage (Core) | — | 5 V |
| I/O Voltage Support | — | 3.3 V or 5.0 V (MultiVolt I/O) |
| Configuration Devices | — | EPC1, EPC1064, EPC1213, EPC1441 |
| JTAG Support | — | Yes (IEEE 1149.1 boundary scan) |
| Type de montage | — | Surface Mount |
| Lead-Free / RoHS | — | Lead-free / RoHS compliant (per distributor data) |
| Architecture | — | Logic Array Blocks with FastTrack interconnect |