EPM3032A-TC44-10N vs EPM3032ATC44-10AA Comparaison
Comparaison détaillée côte à côte de EPM3032A-TC44-10N par Altera et EPM3032ATC44-10AA par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3032A-TC44-10N | EPM3032ATC44-10AA |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $5,40 | $2,95 |
| Manufacturer | Altera (now Intel) | — |
| Series | MAX 3000A | MAX 3000A |
| Family | MAX 3000A | CPLD - Complex Programmable Logic |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 32 | — |
| Usable Gates | 600 | 600 |
| Logic Elements / LABs | 2 Logic Array Blocks | — |
| User I/O Pins | 34 | — |
| Nombre de broches | 44 | — |
| Boîtier | 44-pin TQFP | 44-TQFP (10 mm x 10 mm) |
| Pin-to-Pin Delay (tPD) | 10 ns (commercial speed grade) | — |
| Counter Frequency (fCNT) | up to 227.3 MHz | — |
| Supply Voltage (VCCINT) | 3.3 V | — |
| Programming Technology | EEPROM (in-system programmable via JTAG / IEEE 1532) | — |
| Output Enables | 6 global OE signals | — |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | 0C to +70C (commercial, 'C' suffix) |
| Statut RoHS | [DATA_NEEDED: RoHS compliance status] | Compliant (lead-free 'A' suffix) |
| Type de montage | Surface Mount | Surface Mount |
| Process Technology | CMOS EEPROM | — |
| Macro Cells | — | 32 |
| Logic Array Blocks (LABs) | — | 2 |
| Number of I/O | — | 34 |
| Propagation Delay (tPD) | — | 10 ns (max, -10 speed grade) |
| Counter Frequency | — | 227.3 MHz (max) |
| Supply Voltage - Core (VCCINT) | — | 3.0 V to 3.6 V (3.3 V nominal) |
| Supply Voltage - I/O (VCCIO) | — | 2.5 V / 3.3 V / 5.0 V selectable |
| Programmable Type | — | EEPROM (in-system programmable) |
| JTAG Interface | — | IEEE Std. 1149.1 boundary scan + IEEE Std. 1532 ISP |