EPM3032ALC44-10 vs EPM3032ALC44-7 Comparaison

Comparaison détaillée côte à côte de EPM3032ALC44-10 par Intel et EPM3032ALC44-7 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3032ALC44-10 EPM3032ALC44-7
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,98 $0,95
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 32 —
Logic Array Blocks (LABs) 2 2
Usable Gates 600 —
Maximum User I/O Pins 34 —
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Counter Frequency 227.3 MHz —
Supply Voltage (VCCINT) 3.3 V —
In-System Programming Yes - JTAG (IEEE Std. 1149.1) —
Concurrent ISP Yes - IEEE Std. 1532 —
Process Technology CMOS EEPROM —
Boîtier 44-pin PLCC (J-Lead) 44-pin PLCC (J-Lead), 16.59 x 16.59 mm, 3.81 mm height
Température de fonctionnement 0C to +70C (commercial) 0 °C to +70 °C (Commercial)
Type de montage Surface Mount / Socket Surface Mount
Logic Elements / Macrocells — 32 macrocells
System Gates — 600
Number of User I/O Pins — 34
Global Clocks — 2
Propagation Delay (tPD1, max) — 7.5 ns
Maximum Internal Frequency (fMAX) — 138.9 MHz
Supply Voltage (VCCINT / VCCIO) — 3.3 V
I/O Tolerant Voltage — 2.5 V / 3.3 V / 5.0 V (MultiVolt)
Program Memory Type — EEPROM
In-System Programming (ISP) — Yes - IEEE 1149.1 JTAG
Statut RoHS — Not Compliant (per Arrow listing)
Part Status — Obsolete
ECCN — EAR99

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis