EPM3064ATC100-10 vs EPM3064ATC100-10NA Comparaison

Comparaison détaillée côte à côte de EPM3064ATC100-10 par Altera et EPM3064ATC100-10NA par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3064ATC100-10 EPM3064ATC100-10NA
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $2,85 $4,65
Family MAX 3000A MAX 3000A
Logic Gates 1250 gates —
Macrocells 64 64
Logic Array Blocks 2 —
User I/O Pins 34 —
Boîtier TQFP-100 (100-pin Thin Quad Flat Pack) TQFP-100 (0.5 mm pitch)
Propagation Delay (tPD) 10 ns —
Supply Voltage (VCCINT) 3.3 V 3.3 V
Process Technology CMOS EEPROM —
In-System Programmability IEEE Std. 1149.1 (JTAG) and IEEE Std. 1532 compliant —
Global Clock Signals 2 (with optional inversion) —
Output Enable Signals 6 or 10 pin- or logic-driven —
Output Slew-Rate Control Programmable —
Operating Temperature Grade Commercial —
MultiVolt I/O Support 1.5V / 1.8V / 2.5V / 3.3V interfaces —
Statut RoHS [DATA_NEEDED: RoHS compliance] —
Device Type — CPLD (Complex Programmable Logic Device)
User I/Os — 66
Usable Gates — 1,250
Logic Array Blocks (LABs) — 4
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Operating Frequency — [DATA_NEEDED: fMAX in MHz]
MultiVolt I/O Voltages — 2.5 V / 3.3 V / 5.0 V
Configuration Memory — Non-volatile EEPROM
In-System Programming — IEEE Std. 1532 compliant
Boundary-Scan Test — IEEE Std. 1149.1 (JTAG)
Température de fonctionnement — 0C to +70C (commercial)
Lead-Free / RoHS — Yes (NA suffix)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis