EPM3064ATC100-10N vs EPM3128ATC100-10 Comparaison

Comparaison détaillée côte à côte de EPM3064ATC100-10N par Altera et EPM3128ATC100-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3064ATC100-10N EPM3128ATC100-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $2,43 $8,10
Family MAX 3000A —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 64 128
Logic Array Blocks (LABs) 2 —
Maximum User I/O Pins 66 —
Usable Gates 1,250 2500
Pin-to-Pin Delay (tPD) 10 ns —
Supply Voltage (VCCINT) 3.3 V (3.0 V to 3.6 V) 3.3 V
In-System Programmability Yes - IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
Boundary-Scan Test (BST) Yes - JTAG compliant —
Configuration Memory Non-volatile EEPROM EEPROM (non-volatile)
Program/Erase Cycles 100 minimum —
MultiVolt I/O Yes - 1.8 V / 2.5 V / 3.3 V / 5 V tolerant —
Température de fonctionnement 0C to +70C (commercial) 0 C to 70 C (commercial)
Boîtier 100-pin TQFP 100-pin TQFP
Type de montage Surface Mount Surface Mount
Statut RoHS Compliant (lead-free) [DATA_NEEDED: RoHS status]
Device Family — MAX 3000A
User I/Os — 80
Propagation Delay (tPD) — 10 ns
Counter Frequency — 227.3 MHz
I/O Voltage Tolerance — 5.0 V / 3.3 V / 2.5 V (MultiVolt)
In-System Programming — IEEE Std. 1532 compliant (JTAG)
PCI Compliance — PCI Local Bus Specification Rev 2.2 (selected speed grades)
Logic Family — CMOS

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis