EPM3064ATC100-4 vs EPM3064ATC100-4N Comparaison
Comparaison détaillée côte à côte de EPM3064ATC100-4 par Altera et EPM3064ATC100-4N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3064ATC100-4 | EPM3064ATC100-4N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $5,20 | $4,60 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (EEPROM-based) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 64 | 64 |
| Logic Array Blocks (LABs) | 2 | — |
| Usable Gates | 1,250 (range 600 to 10,000 across family) | 1,250 |
| Maximum User I/O Pins | 34 | — |
| Pin-to-Pin Delay (tPD) | 4.5 ns | 4.5 ns |
| Counter Frequency (fCNT) | 227.3 MHz | — |
| Internal Performance | 222.2 MHz | — |
| Supply Voltage VCCINT | 3.3 V | — |
| I/O Voltage (MultiVolt) | 2.5 V / 3.3 V / 5.0 V | — |
| In-System Programming | Yes (IEEE 1149.1 JTAG) | — |
| Process Technology | CMOS EEPROM | CMOS EEPROM |
| Boîtier | 100-pin TQFP | 100-pin TQFP |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | 0C to +70C (commercial) [DATA_NEEDED: industrial temp grade option] | 0C to +70C (commercial) |
| Statut RoHS | unknown | [DATA_NEEDED: RoHS status] |
| Architecture | 5-level Altera MAX | — |
| Logic Array Blocks | — | 2 |
| User I/O Pins | — | 66 |
| Counter Frequency | — | 222.2 MHz (max) |
| Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Supply Voltage (VCCIO) | — | 3.3 V or 2.5 V |
| Programming Interface | — | IEEE Std. 1149.1 JTAG (ISP) |
| ISP Standard | — | IEEE Std. 1532 |