EPM3064ATC100-4N vs EPM3064ATC100-7N Comparaison
Comparaison détaillée côte à côte de EPM3064ATC100-4N par Altera et EPM3064ATC100-7N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3064ATC100-4N | EPM3064ATC100-7N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $4,60 | $6,10 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD - Complex Programmable Logic Device |
| Macro Cells | 64 | — |
| Logic Array Blocks | 2 | — |
| Usable Gates | 1,250 | up to 1,250 |
| User I/O Pins | 66 | 66 |
| Pin-to-Pin Delay (tPD) | 4.5 ns | — |
| Counter Frequency | 222.2 MHz (max) | — |
| Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Supply Voltage (VCCIO) | 3.3 V or 2.5 V | 3.3 V or 2.5 V |
| Boîtier | 100-pin TQFP | TQFP-100 |
| Type de montage | Surface Mount | Surface Mount |
| Programming Interface | IEEE Std. 1149.1 JTAG (ISP) | — |
| ISP Standard | IEEE Std. 1532 | — |
| Température de fonctionnement | 0C to +70C (commercial) | 0 °C to +70 °C (commercial) |
| Process Technology | CMOS EEPROM | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: confirmed RoHS status from manufacturer page] |
| Macrocells | — | 64 |
| Logic Array Blocks (LABs) | — | 2 |
| Propagation Delay (tPD) | — | 7.5 ns (pin-to-pin, -7 speed grade) |
| Maximum Internal Frequency | — | 166.7 MHz (-7 speed grade) |
| Core Supply Voltage (VCCINT) | — | 3.3 V |
| Program Memory Technology | — | EEPROM (non-volatile) |
| In-System Programming | — | IEEE Std. 1149.1 (JTAG), IEEE Std. 1532 |