EPM3064ATC100-4N vs EPM3064ATI100-10N Comparaison

Comparaison détaillée côte à côte de EPM3064ATC100-4N par Altera et EPM3064ATI100-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3064ATC100-4N EPM3064ATI100-10N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $4,60 $9,80
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 64 —
Logic Array Blocks 2 —
Usable Gates 1,250 1,250
User I/O Pins 66 —
Pin-to-Pin Delay (tPD) 4.5 ns 10 ns (-10 speed grade)
Counter Frequency 222.2 MHz (max) —
Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V —
Boîtier 100-pin TQFP 100-pin TQFP (industrial)
Type de montage Surface Mount —
Programming Interface IEEE Std. 1149.1 JTAG (ISP) —
ISP Standard IEEE Std. 1532 —
Température de fonctionnement 0C to +70C (commercial) -40 C to +85 C (industrial)
Process Technology CMOS EEPROM —
Statut RoHS [DATA_NEEDED: RoHS status] RoHS Non-Compliant
Programmable Type — In-System Programmable (ISP) via IEEE 1149.1 JTAG
Technology — CMOS EEPROM
Macrocells — 64
Logic Array Blocks (LABs) — 4
User I/O — 66
Supply Voltage (Core / I/O) — 3.3 V
Maximum Internal Frequency — 227.3 MHz (counter)
JTAG (IEEE 1149.1) — Yes
PCI Compliance — PCI Local Bus Specification Revision 2.2 (-4/-5/-6/-7/-10 speed grades)
MultiVolt I/O — Supports 2.5 V / 3.3 V / 5 V mixed-voltage interfacing
Lead-Free Status — Contains Lead

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis