EPM3064ATC44-10N vs EPM3064ALC44-10N Comparaison

Comparaison détaillée côte à côte de EPM3064ATC44-10N par Altera et EPM3064ALC44-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3064ATC44-10N EPM3064ALC44-10N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $5,10 $4,25
Family MAX 3000A —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Usable Gates 1250 1,250
Macro Cells 64 —
User I/O Pins 34 34
Logic Array Blocks (LABs) 4 4
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Counter Frequency 192.3 MHz 227.3 MHz
Supply Voltage (VCCINT) 3.3 V 3.0 V to 3.6 V
I/O Standard MultiVolt (mixed 1.5 V / 1.8 V / 2.5 V / 3.3 V) —
Configuration Memory EEPROM (non-volatile) CMOS EEPROM
In-System Programming IEEE Std. 1532 compliant —
Boundary-Scan Test IEEE Std. 1149.1 (JTAG) compliant —
Boîtier TQFP-44 (10x10 mm) 44-pin PLCC (LC44)
Type de montage Surface Mount Surface Mount (PLCC socket compatible)
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: commercial / industrial grade]
Statut RoHS Compliant Compliant
Pin-Locking Yes (across design iterations) —
Product Family — MAX 3000A
Macrocells — 64
Propagation Delay (tPD) — 10 ns
I/O Bank Voltage (VCCIO) — 3.0 V to 3.6 V (MultiVolt)
In-System Programmability — Yes (IEEE 1149.1 JTAG, IEEE 1532 compliant)
Open-Drain Output Option — Yes (per I/O pin)
Output Slew-Rate Control — Programmable

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis