EPM3064ATC44-10NAF vs EPM3064ATC44-10 Comparaison
Comparaison détaillée côte à côte de EPM3064ATC44-10NAF par Altera et EPM3064ATC44-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM3064ATC44-10NAF - 64-Macrocell MAX 3000A CPLD, 10ns TQFP-44 | Intel
EPM3064ATC44-10NAF NrndComparaison des spécifications
| Paramètre | EPM3064ATC44-10NAF | EPM3064ATC44-10 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $5,05 | $4,35 |
| Series | MAX 3000A | — |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macro Cells | 64 | — |
| Logic Elements / LABs | 4 LABs (16 macrocells per LAB) | — |
| Usable Gates | 1250 | 1,250 |
| Number of I/O Pins | 34 | — |
| Propagation Delay (tPD, max) | 10 ns | — |
| Supply Voltage (VCCINT) | 3.0 V to 3.6 V | 3.0 V to 3.6 V (3.3 V typical) |
| I/O Voltage Tolerance | Multi-voltage (3.3 V / 2.5 V / 1.8 V capable) | — |
| Programmable Technology | EEPROM (non-volatile) | — |
| In-System Programmable | Yes (IEEE Std. 1532 compliant) | — |
| Boundary-Scan Test | Yes (IEEE Std. 1149.1 JTAG) | — |
| Pin-Locking | Yes | — |
| Boîtier | TQFP-44 (10x10 mm) | TQFP-44, 10 x 10 mm, 0.8 mm pitch |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | [DATA_NEEDED: industrial/commercial grade] | — |
| Lead Finish | Lead-free (NiPdAu, AF suffix) | — |
| Statut RoHS | Compliant | Non-compliant (legacy Altera, Pb-bearing) |
| Configuration Memory Cycles | 100 erase/program cycles | — |
| Family | — | MAX 3000A |
| Logic Elements / Macrocells | — | 64 macrocells |
| Number of Logic Blocks / LABs | — | 4 LABs |
| Propagation Delay (tPD) | — | 10 ns |
| Maximum Internal Frequency | — | 227.3 MHz (counter speed) |
| Programmable I/Os | — | 34 |
| I/O Bank Voltage (VCCIO) | — | MultiVolt 1.5 V / 1.8 V / 2.5 V / 3.3 V |
| Technology | — | CMOS EEPROM, 5 V tolerant I/O |
| In-System Programming | — | IEEE Std. 1532 (JTAG) |
| Boundary-Scan Support | — | IEEE 1149.1 (JTAG) |
| Plage de température de fonctionnement | — | 0C to +70C (commercial) |