EPM3064ATC44-10NAF vs EPM3064ATC44-4N Comparaison
Comparaison détaillée côte à côte de EPM3064ATC44-10NAF par Altera et EPM3064ATC44-4N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM3064ATC44-10NAF - 64-Macrocell MAX 3000A CPLD, 10ns TQFP-44 | Intel
EPM3064ATC44-10NAF NrndComparaison des spécifications
| Paramètre | EPM3064ATC44-10NAF | EPM3064ATC44-4N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $5,05 | $3,45 |
| Series | MAX 3000A | — |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 64 | 64 |
| Logic Elements / LABs | 4 LABs (16 macrocells per LAB) | — |
| Usable Gates | 1250 | 1,250 |
| Number of I/O Pins | 34 | — |
| Propagation Delay (tPD, max) | 10 ns | — |
| Supply Voltage (VCCINT) | 3.0 V to 3.6 V | 3.3 V |
| I/O Voltage Tolerance | Multi-voltage (3.3 V / 2.5 V / 1.8 V capable) | — |
| Programmable Technology | EEPROM (non-volatile) | — |
| In-System Programmable | Yes (IEEE Std. 1532 compliant) | — |
| Boundary-Scan Test | Yes (IEEE Std. 1149.1 JTAG) | — |
| Pin-Locking | Yes | — |
| Boîtier | TQFP-44 (10x10 mm) | 44-pin TQFP |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | [DATA_NEEDED: industrial/commercial grade] | 0C to +70C (commercial) |
| Lead Finish | Lead-free (NiPdAu, AF suffix) | — |
| Statut RoHS | Compliant | [DATA_NEEDED: rohs status] |
| Configuration Memory Cycles | 100 erase/program cycles | — |
| Family | — | MAX 3000A |
| Logic Array Blocks | — | 2 |
| Number of I/Os | — | 34 |
| Dedicated Inputs | — | 4 |
| Propagation Delay (tpd) | — | 4.5 ns |
| Maximum Counter Frequency | — | 222.2 MHz |
| I/O Supply Voltage (VCCIO) | — | 2.5 V or 3.3 V |
| Programmability | — | EEPROM, in-system programmable (JTAG) |
| JTAG Support | — | IEEE Std. 1149.1 (boundary-scan) and IEEE Std. 1532 (ISP) |