EPM3064ATC44-7N vs EPM3064ATC44-7 Comparaison
Comparaison détaillée côte à côte de EPM3064ATC44-7N par Altera et EPM3064ATC44-7 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3064ATC44-7N | EPM3064ATC44-7 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $2,30 | $4,20 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 64 | — |
| Logic Array Blocks | 2 | 4 |
| Usable Gates | 1,250 | 1.25K |
| User I/O Pins | 34 | 34 |
| Nombre de broches | 44 | — |
| Speed Grade | -7 (7.5 ns pin-to-pin delay) | -7 (7.5 ns tPD) |
| Pin-to-Pin Delay (tPD) | 7.5 ns | — |
| Maximum Counter Frequency | 192.3 MHz (-7 grade) | 192.3 MHz |
| Supply Voltage (VCC) | 3.3 V | — |
| MultiVolt I/O | 1.8 V / 2.5 V / 3.3 V | — |
| Programmability | EEPROM, in-system programmable (ISP) | — |
| JTAG Interface | IEEE Std. 1149.1 compliant | — |
| ISP Standard | IEEE Std. 1532 compliant | — |
| Boundary-Scan Test (BST) | Built-in, JTAG-driven | — |
| Boîtier | 44-pin TQFP | TQFP-44 |
| Température de fonctionnement | 0°C to +85°C (commercial) | 0C to +70C (Commercial) |
| Type de montage | Surface Mount | Surface Mount |
| Statut RoHS | Compliant | unknown |
| Macrocells | — | 64 |
| Nombre de broches | — | 44 |
| Pin-to-Pin Propagation Delay | — | 7.5 ns |
| Supply Voltage (Core) | — | 3.3 V |
| I/O Logic Compatibility | — | 5.0 V / 3.3 V / 2.5 V (MultiVolt) |
| Programming Interface | — | IEEE Std. 1149.1 JTAG (ISP) |
| Process Technology | — | CMOS EEPROM |