EPM3256AFC256-10 vs EPM3512AFC256-23 Comparaison
Comparaison détaillée côte à côte de EPM3256AFC256-10 par Altera et EPM3512AFC256-23 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM3256AFC256-10 - 256-Macro CPLD MAX 3000A | Intel / Altera | FBGA-256
EPM3256AFC256-10 ⚠ Dernier achatAltera
EPM3512AFC256-23 - MAX 3000A CPLD, 512 Macrocells, 256-BGA | Altera
EPM3512AFC256-23 ObsoleteComparaison des spécifications
| Paramètre | EPM3256AFC256-10 | EPM3512AFC256-23 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $19,95 | $15,75 |
| Family | MAX 3000A | MAX 3000A |
| Logic Family | CMOS (EEPROM-based) | — |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macro Cells | 256 | — |
| Usable Gates | 5,000 | 10,000 |
| Logic Array Blocks (LABs) | 16 (16 macrocells each) | 16 (32 macrocells each) |
| Maximum User I/Os | 161 | — |
| Propagation Delay (tPD) | 10 ns | 5.5 ns |
| Internal Counter Frequency (fCNT) | 95.2 MHz | — |
| Supply Voltage (VCCINT) | 3.3 V | 3.3 V |
| I/O Voltage Tolerance | 5.0 V tolerant | — |
| In-System Programmability | Yes (3.3 V ISP via JTAG IEEE 1149.1) | — |
| Température de fonctionnement | 0°C to +70°C (Commercial) | [DATA_NEEDED: operating temperature grade] |
| Boîtier | 256-ball FBGA (Fine-Line BGA) | 256-ball FineLine BGA (FC256), 17 mm x 17 mm |
| Pitch | [DATA_NEEDED: BGA ball pitch] | — |
| Type de montage | Surface Mount | Surface Mount (BGA) |
| Statut RoHS | [DATA_NEEDED: RoHS compliance status] | — |
| Macrocells | — | 512 |
| Maximum Operating Frequency | — | 178.6 MHz |
| Pin-to-Pin Delay | — | 23 ns |
| I/O Supply Voltage (VCCIO) | — | 2.5 V / 3.3 V / 5.0 V (MultiVolt) |
| User I/O Pins | — | [DATA_NEEDED: user I/O count for FC256] |
| Programming Interface | — | JTAG (IEEE Std. 1149.1) / ISP |
| Process Technology | — | 0.30 µm CMOS EEPROM |