EPM3256AQI208-10N vs EPM3512AQ208-10N Comparaison
Comparaison détaillée côte à côte de EPM3256AQI208-10N par Altera et EPM3512AQ208-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3256AQI208-10N | EPM3512AQ208-10N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $21,40 |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 256 | 512 |
| User I/Os | 161 | 172 |
| Usable Gates | 5,000 | 10,000 |
| Logic Elements / LABs | 16 Logic Array Blocks (LABs) | — |
| Propagation Delay (tPD) | 10 ns | — |
| Counter Frequency | 118.7 MHz (max, -10 speed grade) | — |
| Speed Grade | -10 | -10 (10 ns pin-to-pin delay) |
| Supply Voltage - Core | 3.3 V | — |
| I/O Logic Level Compatibility | 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O) | — |
| Température de fonctionnement | -40 C to +85 C (industrial) | — |
| Boîtier | 208-pin PQFP (Plastic Quad Flat Pack) | 208-pin PQFP |
| Type de montage | Surface Mount | Surface Mount |
| Programming Interface | JTAG (IEEE 1149.1) ISP | IEEE Std. 1532 (JTAG) ISP |
| Process Technology | CMOS EEPROM | CMOS EEPROM |
| Hot-Socketing Support | Yes | — |
| Statut RoHS | Non-compliant (Pb-bearing PQFP package) | unknown |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Logic Array Blocks (LABs) | — | 32 |
| Pin-to-Pin Delay (tPD) | — | 4.5 ns (typical) |
| Maximum Frequency (fCNT) | — | 227.3 MHz |
| Core Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Supply Voltage (VCCIO) | — | 2.5 V, 3.3 V, or 5.0 V |
| Operating Temperature (Industrial) | — | -40 C to +85 C |