EPM3512AFC256-10 vs EPM3512AFC256-3N Comparaison
Comparaison détaillée côte à côte de EPM3512AFC256-10 par Altera et EPM3512AFC256-3N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3512AFC256-10 | EPM3512AFC256-3N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $17,50 | $23,40 |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | 512 |
| Logic Array Blocks (LABs) | 16 | 16 |
| Usable Gates | 10,000 | 10,000 |
| Maximum I/O Pins | 208 | — |
| Pin-to-Pin Delay (tPD) | 10 ns | 3.5 ns (speed grade -3) |
| Maximum Counter Frequency | 87 MHz | — |
| Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Voltage Tolerance | 5-V tolerant | — |
| Programmable Technology | CMOS EEPROM | — |
| In-System Programmability | Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532) | — |
| Boîtier | 256-pin FBGA | 256-ball FineLine BGA (FC-256) |
| Plage de température de fonctionnement | [DATA_NEEDED: industrial/commercial operating temperature range] | — |
| Nombre de broches | 256 | — |
| Type de montage | Surface Mount | Surface Mount |
| Statut RoHS | unknown | [DATA_NEEDED: RoHS compliance status] |
| Architecture | MAX (Multiple Array matriX) EEPROM-based | — |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Maximum Operating Frequency | — | 116.3 MHz |
| Speed Grade | — | -3 (slowest in family) |
| Core Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Supply Voltage (VCCIO) | — | 2.5 V / 3.3 V / 5.0 V (MultiVolt) |
| Programming Interface | — | JTAG (IEEE 1149.1) / IEEE Std. 1532 ISP |
| Configuration Memory | — | Non-volatile EEPROM |
| Température de fonctionnement | — | [DATA_NEEDED: operating temperature grade] |