EPM3512AFC256-7 vs EPM3512AFC256-10N Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256-7 par Intel et EPM3512AFC256-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256-7 EPM3512AFC256-10N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $58,40 $43,22
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Logic Array Blocks (LABs) 16 [DATA_NEEDED: number of LABs]
User I/O Pins 212 208
Usable Gates 10,000 10000
Pin-to-Pin Logic Delay 7.5 ns —
Counter Frequency (max) 227.3 MHz —
Supply Voltage - Core (VCCINT) 3.0 V to 3.6 V (3.3 V typ.) —
I/O Voltage (VCCIO) 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
Boîtier 256-ball FineLine BGA (FBGA-256) 256-ball FBGA (17 mm x 17 mm)
Programming EEPROM, IEEE 1149.1 JTAG ISP (IEEE 1532-compliant) —
Température de fonctionnement [DATA_NEEDED: operating temperature grade] —
Type de montage Surface Mount Surface Mount (BGA)
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Configuration Memory Non-volatile EEPROM —
Operating Frequency (fMAX) — [DATA_NEEDED: fMAX MHz]
Pin-to-Pin Delay (tPD) — 10 ns
Setup Time (tSU) — 4.5 ns
VCCINT (Core Supply) — 3.3 V
VCCIO (I/O Supply) — 3.3 V or 2.5 V
Technology — CMOS EEPROM-based, non-volatile
Operating Temperature (Commercial) — 0 C to +70 C
ISP Interface — IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Niveau MSL — [DATA_NEEDED: MSL rating]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis