EPM3512AFC256-7 vs EPM3512AFC256C Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256-7 par Intel et EPM3512AFC256C par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256-7 EPM3512AFC256C
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $58,40 $27,95
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Logic Array Blocks (LABs) 16 16
User I/O Pins 212 —
Usable Gates 10,000 —
Pin-to-Pin Logic Delay 7.5 ns —
Counter Frequency (max) 227.3 MHz —
Supply Voltage - Core (VCCINT) 3.0 V to 3.6 V (3.3 V typ.) —
I/O Voltage (VCCIO) 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
Boîtier 256-ball FineLine BGA (FBGA-256) 256-ball FineLine BGA (FC)
Programming EEPROM, IEEE 1149.1 JTAG ISP (IEEE 1532-compliant) In-system programmable via JTAG
Température de fonctionnement [DATA_NEEDED: operating temperature grade] 0C to +70C (Commercial)
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Configuration Memory Non-volatile EEPROM —
Maximum User I/Os — 208
Dedicated Input Pins — 12
Speed Grade — C (per datasheet ordering code)
Configuration Technology — EEPROM (non-volatile, instant-on)
Core Voltage — 3.3 V
I/O Standards Supported — MultiVolt: 5.0 V, 3.3 V, 2.5 V
JTAG Support — IEEE 1149.1 Boundary Scan
PCI Compliance — PCI SIG Local Bus Specification Revision 2.2

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis