EPM3512AFC256C vs EPM3512AFC256-10N Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256C par Intel et EPM3512AFC256-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256C EPM3512AFC256-10N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $27,95 $43,22
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Logic Array Blocks (LABs) 16 [DATA_NEEDED: number of LABs]
Maximum User I/Os 208 —
Dedicated Input Pins 12 —
Boîtier 256-ball FineLine BGA (FC) 256-ball FBGA (17 mm x 17 mm)
Température de fonctionnement 0C to +70C (Commercial) —
Speed Grade C (per datasheet ordering code) —
Configuration Technology EEPROM (non-volatile, instant-on) —
Core Voltage 3.3 V —
I/O Standards Supported MultiVolt: 5.0 V, 3.3 V, 2.5 V —
JTAG Support IEEE 1149.1 Boundary Scan —
PCI Compliance PCI SIG Local Bus Specification Revision 2.2 —
Programming In-system programmable via JTAG —
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Type de montage Surface Mount Surface Mount (BGA)
Usable Gates — 10000
User I/O Pins — 208
Operating Frequency (fMAX) — [DATA_NEEDED: fMAX MHz]
Pin-to-Pin Delay (tPD) — 10 ns
Setup Time (tSU) — 4.5 ns
VCCINT (Core Supply) — 3.3 V
VCCIO (I/O Supply) — 3.3 V or 2.5 V
Technology — CMOS EEPROM-based, non-volatile
Operating Temperature (Commercial) — 0 C to +70 C
ISP Interface — IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Niveau MSL — [DATA_NEEDED: MSL rating]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis