EPM3512AFC256C vs EPM3512AFC256-7N Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256C par Intel et EPM3512AFC256-7N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256C EPM3512AFC256-7N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $27,95 $61,00
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Logic Array Blocks (LABs) 16 —
Maximum User I/Os 208 —
Dedicated Input Pins 12 —
Boîtier 256-ball FineLine BGA (FC) 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch
Température de fonctionnement 0C to +70C (Commercial) 0 C to 70 C (commercial)
Speed Grade C (per datasheet ordering code) —
Configuration Technology EEPROM (non-volatile, instant-on) —
Core Voltage 3.3 V —
I/O Standards Supported MultiVolt: 5.0 V, 3.3 V, 2.5 V —
JTAG Support IEEE 1149.1 Boundary Scan —
PCI Compliance PCI SIG Local Bus Specification Revision 2.2 —
Programming In-system programmable via JTAG —
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Type de montage Surface Mount Surface Mount
Product Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 10,000
User I/Os — 208
Logic Blocks — 16 (32 macrocells each)
Propagation Delay (tPD) — 7.5 ns
Maximum Internal Frequency (fMAX) — 116.3 MHz
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V or 2.5 V
5V Tolerant I/O — Yes
In-System Programmability — IEEE Std. 1532 compliant
Programming Interface — JTAG (IEEE 1149.1)
Process Technology — CMOS EEPROM, 0.30 um

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis