EPM3512AQC208-10-10N vs EPM3512AQC208-10N Comparaison

Comparaison détaillée côte à côte de EPM3512AQC208-10-10N par Altera et EPM3512AQC208-10N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AQC208-10-10N EPM3512AQC208-10N
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $31,20 $42,80
Family MAX 3000A MAX 3000A
Macrocells 512 512
Usable Gates 10,000 Up to 10,000
User I/Os 172 172
Logic Elements / LABs 16 Logic Array Blocks —
Propagation Delay (tPD) 10 ns (-10 speed grade) —
Maximum Frequency (fCNT) 87 MHz —
Supply Voltage - Core (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V —
Process Technology CMOS EEPROM CMOS EEPROM
In-System Programmability Yes, IEEE Std. 1532 compliant —
Boundary-Scan (JTAG) Yes, IEEE 1149.1 —
PCI-SIG Compliance PCI Local Bus Specification Rev 2.2 (at -10 speed grade) —
Température de fonctionnement 0 °C to +70 °C (commercial) 0 C to 70 C (commercial)
Boîtier 208-pin PQFP (Plastic Quad Flat Pack) 208-pin PQFP (Plastic Quad Flat Pack)
Type de montage Surface Mount —
Lead-Free / RoHS [DATA_NEEDED: RoHS status] —
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 16
Tension d'alimentation — 3.3 V
Pin-to-Pin Delay — 4.5 ns (-10 speed grade)
Maximum Internal Frequency — 227.3 MHz
Speed Grade — -10
In-System Programming — IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Boundary-Scan Test (BST) — Built-in, IEEE 1149.1 compliant
I/O Standards — MultiVolt (1.8V / 2.5V / 3.3V)
Statut RoHS — [DATA_NEEDED: RoHS status not in verified web data]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis