EPM3512AQC208-7 vs EPM3512AQC208-10 Comparaison
Comparaison détaillée côte à côte de EPM3512AQC208-7 par Intel et EPM3512AQC208-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPM3512AQC208-7 - MAX 3000A CPLD, 512 Macrocells, 7.5ns, 208-PQFP | Intel
EPM3512AQC208-7 NrndComparaison des spécifications
| Paramètre | EPM3512AQC208-7 | EPM3512AQC208-10 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $41,72 | $22,10 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 512 | 512 |
| Usable Gates | 10,000 | 10,000 |
| Propagation Delay (tPD) | 7.5 ns | 7.5 ns |
| Counter Frequency (fCNT) | 116.3 MHz | — |
| User I/Os | 172 | 208 |
| Logic Elements / LEs | N/A (CPLD macrocell architecture) | — |
| Supply Voltage (VCCINT) | 3.3 V | 3.3 V |
| I/O Standards Supported | 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O) | — |
| Boîtier | 208-Pin PQFP (FQFP, gull-wing) | 208-pin PQFP |
| Température de fonctionnement | 0 C to +70 C (commercial) | 0C to +70 C (commercial) |
| Programming | In-System Programmable via JTAG (IEEE Std. 1532) | — |
| Process Technology | CMOS EEPROM, 0.30 um | — |
| Statut RoHS | Compliant | [DATA_NEEDED: RoHS status not in verified data] |
| Lead-Free | Yes | — |
| Logic Array Blocks (LABs) | — | 32 |
| Maximum Frequency (fCNT) | — | 116.3 MHz |
| Configuration Memory | — | EEPROM (non-volatile) |
| In-System Programmability | — | Yes (IEEE Std. 1532) |
| JTAG Boundary Scan | — | Yes (IEEE 1149.1) |
| PCI Compliance | — | PCI Local Bus Spec Rev. 2.2 (-10 speed grade) |