EPM3512AQI208-10N vs EPM3512AQC208-10-10N Comparaison

Comparaison détaillée côte à côte de EPM3512AQI208-10N par Intel et EPM3512AQC208-10-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AQI208-10N EPM3512AQC208-10-10N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $12,90 $31,20
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Logic Family CMOS EEPROM-based —
Macro Cells 512 —
Logic Array Blocks (LABs) 12 —
User I/Os 172 (max), 208-pin package 172
Propagation Delay (tPD) 10 ns 10 ns (-10 speed grade)
Tension d'alimentation 3.3 V —
I/O Standards MultiVolt (2.5 V / 3.3 V / 5 V tolerant) —
Package Type PQFP-208 (FINE LINE BGA-style 256-pin land) —
Pins 256 (package), 208 used —
Température de fonctionnement 0C to 70C 0 °C to +70 °C (commercial)
Type de montage Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1) / ISP (IEEE 1532) —
Compliance RoHS status unknown from data —
Boundary Scan Built-in BST (IEEE 1149.1) —
Configuration Memory On-chip EEPROM, non-volatile —
Macrocells — 512
Usable Gates — 10,000
Logic Elements / LABs — 16 Logic Array Blocks
Maximum Frequency (fCNT) — 87 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V
Process Technology — CMOS EEPROM
In-System Programmability — Yes, IEEE Std. 1532 compliant
Boundary-Scan (JTAG) — Yes, IEEE 1149.1
PCI-SIG Compliance — PCI Local Bus Specification Rev 2.2 (at -10 speed grade)
Boîtier — 208-pin PQFP (Plastic Quad Flat Pack)
Lead-Free / RoHS — [DATA_NEEDED: RoHS status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis