EPM3512AQI208-7 vs EPM3512AQC208-10 Comparaison

Comparaison détaillée côte à côte de EPM3512AQI208-7 par Altera et EPM3512AQC208-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AQI208-7 EPM3512AQC208-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,85 $22,10
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Usable Gates 10,000 10,000
Macro Cells 512 —
Logic Array Blocks (LABs) 16 32
Maximum Operating Frequency 116.3 MHz —
Speed Grade -7 —
Pin-to-Pin Delay (tPD) [DATA_NEEDED: tPD in ns] —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V —
Programmability Non-volatile, in-system programmable (IEEE Std. 1532) —
JTAG Support Yes (IEEE 1149.1 boundary scan + ISP) —
User I/O Pins [DATA_NEEDED: user I/O count for PQFP-208] —
Boîtier 208-pin PQFP 208-pin PQFP
Type de montage Surface Mount —
Température de fonctionnement -40C to +85C (industrial) 0C to +70 C (commercial)
Lead-Free / RoHS Compliant per Altera product page —
Macrocells — 512
User I/Os — 208
Propagation Delay (tPD) — 7.5 ns
Maximum Frequency (fCNT) — 116.3 MHz
Supply Voltage (VCCINT) — 3.3 V
Configuration Memory — EEPROM (non-volatile)
In-System Programmability — Yes (IEEE Std. 1532)
JTAG Boundary Scan — Yes (IEEE 1149.1)
PCI Compliance — PCI Local Bus Spec Rev. 2.2 (-10 speed grade)
Statut RoHS — [DATA_NEEDED: RoHS status not in verified data]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis