EPM3512ATC144 vs EPM3256ATC144-7 Comparaison

Comparaison détaillée côte à côte de EPM3512ATC144 par Altera et EPM3256ATC144-7 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512ATC144 EPM3256ATC144-7
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,75 $17,06
Family MAX 3000A MAX 3000A
Macrocells 512 256
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 212 —
Boîtier TQFP-144 (20x20 mm) TQFP-144 (LFQFP, gull-wing)
Core Supply Voltage 3.3 V —
Programming Technology EEPROM (in-system programmable) —
JTAG Interface IEEE Std. 1149.1 (4-pin) —
Maximum Frequency 116 MHz —
Propagation Delay (tPD) [DATA_NEEDED: tPD in ns] 7.5 ns
Product Terms per Macrocell 32 (expandable) —
I/O Standards LVTTL, LVCMOS, 2.5 V/3.3 V/5 V tolerant —
Température de fonctionnement 0C to +70C (commercial) 0C to +70C (Commercial)
Type de montage Surface Mount Surface Mount
Niveau MSL 3 —
Statut RoHS Compliant (lead-free suffix variants available) —
User I/Os — 116
Logic Elements / Gates — 600 to 10,000 usable gates
Counter Frequency (fCNT) — 227.3 MHz
Speed Grade — -7
Supply Voltage - Core (VCCINT) — 3.3 V
Supply Voltage - I/O (VCCIO) — 2.5 V / 3.3 V / 5.0 V
In-System Programming — IEEE Std. 1532 compliant, 3.3 V ISP
Nombre de broches — 144
PCI Compliance — PCI Local Bus Specification Revision 2.2 (speed grades -4 to -10)
JTAG Support — IEEE Std. 1149.1 boundary-scan

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis