EPM5032DC vs EPM5032DI-25 Comparaison

Comparaison détaillée côte à côte de EPM5032DC par Altera et EPM5032DI-25 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032DC EPM5032DI-25
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $10,40 $18,20
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable Programmable Logic Device) UV-erasable Programmable Logic Device (PLD)
Macrocells 32 32
Logic Array Blocks (LABs) 1 —
Boîtier DIP-24 (ceramic, windowed) Ceramic DIP, windowed (UV-erasable)
Speed Grade DC (commercial) —
Température de fonctionnement 0C to +70C 0C to +70C (commercial)
Technology Bipolar EPROM, UV-erasable —
Programmable Logic Elements AND array + fixed OR array per macrocell —
Configuration Memory EPROM (UV-erasable via package window) —
Type de montage Through-hole (DIP) —
Nombre de broches 24 [DATA_NEEDED: exact pin count - 24 or 28]
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: likely non-compliant due to ceramic DIP]
Programming Tool Altera MAX+PLUS II / A+PLUS legacy —
Statut du cycle de vie Obsolete (mature legacy) —
Architecture — PAL-type, CMOS, AND-OR sum-of-products
Product Terms — 320
Logic Gates — [DATA_NEEDED: equivalent gate count]
Dedicated Inputs — 7
Bidirectional I/O Pins — 16
Total Array Inputs — 24
Registered Outputs — 16
Global Clocks — 1
Propagation Delay (tPD) — 25 ns
Maximum Clock Frequency (fMAX) — 62.5 MHz
Tension d'alimentation — 5 V
Process Technology — CMOS
I/O Standard — TTL-compatible
Programmability — UV-erasable, EPROM-based
Development Tool — MAX+PLUS II / A+PLUS
Lifecycle — Not Recommended for New Designs (NRND)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis