EPM5032DC vs EPM5032DM883B Comparaison

Comparaison détaillée côte à côte de EPM5032DC par Altera et EPM5032DM883B par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032DC EPM5032DM883B
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $10,40 $64,50
Family MAX 5000 MAX 5000 (Classic EPLD)
Device Type EPLD (Erasable Programmable Logic Device) —
Macrocells 32 32
Logic Array Blocks (LABs) 1 —
Boîtier DIP-24 (ceramic, windowed) —
Speed Grade DC (commercial) —
Température de fonctionnement 0C to +70C MILITARY (per /883B screen)
Technology Bipolar EPROM, UV-erasable UV-erasable EPROM cell
Programmable Logic Elements AND array + fixed OR array per macrocell —
Configuration Memory EPROM (UV-erasable via package window) —
Type de montage Through-hole (DIP) Through-Hole
Nombre de broches 24 28
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: lead-bearing ceramic; likely non-compliant]
Programming Tool Altera MAX+PLUS II / A+PLUS legacy —
Statut du cycle de vie Obsolete (mature legacy) —
Logic Elements — 32 macrocells (MAX architecture)
Propagation Delay (tPD) — [DATA_NEEDED: tPD in ns]
Maximum Counter Frequency (fCNT) — [DATA_NEEDED: fCNT in MHz]
Supply Voltage (VCC) — 5 V (nominal, TTL-compatible I/O)
MIL-STD-883 Screening — Class B (DM/883B)
Package Type — WDIP-28 (ceramic DIP with quartz window)
Terminal Form — Through-Hole
Package Shape — RECTANGULAR
Programming Method — Programmer + UV erase

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis