EPM5032DC20 vs EPM5032DI25 Comparaison
Comparaison détaillée côte à côte de EPM5032DC20 par Altera et EPM5032DI25 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5032DC20 | EPM5032DI25 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $8,20 | $11,10 |
| Device Family | MAX 5000 | — |
| Product Type | UV-erasable PLD (CPLD class) | — |
| Macrocells | 32 | 32 |
| Usable Gates | 600 | — |
| Propagation Delay (tPD) | 20 ns | — |
| Maximum Frequency (Fmax) | 71.4 MHz | — |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | 5 V (single supply) |
| Dedicated Inputs | 7 | 7 |
| I/O Pins | 16 (bidirectional) | — |
| Total Inputs (max) | 24 | — |
| Output Macrocells | 16 | 16 |
| Clock Inputs | 1 (global) | — |
| Architecture | PAL-type with Programmable Interconnect Array (PIA) | — |
| Process Technology | CMOS | — |
| Boîtier | 20-pin Ceramic DIP (DC) with UV window | 24-pin Ceramic DIP (DI) with quartz window |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | — |
| Type de montage | Through-Hole (DIP) | — |
| Statut RoHS | [DATA_NEEDED: RoHS compliance] | — |
| Family | — | MAX 5000 |
| Device Type | — | UV-erasable EPLD (CMOS EPROM-based) |
| Logic Array Blocks (LABs) | — | 2 |
| Product Terms | — | 320 |
| Bidirectional I/O Pins | — | 16 |
| Total Inputs | — | 24 |
| Pin-to-Pin Delay (tPD) | — | 25 ns |
| Maximum Clock Frequency (fMAX) | — | 62.5 MHz |
| I/O Standard | — | TTL-compatible |
| Programming Technology | — | UV-EPROM (erasable via quartz window) |