EPM5032DI25 vs EPM5032DM883B Comparaison

Comparaison détaillée côte à côte de EPM5032DI25 par Altera et EPM5032DM883B par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032DI25 EPM5032DM883B
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $11,10 $64,50
Family MAX 5000 MAX 5000 (Classic EPLD)
Device Type UV-erasable EPLD (CMOS EPROM-based) —
Macrocells 32 32
Logic Array Blocks (LABs) 2 —
Product Terms 320 —
Output Macrocells 16 —
Bidirectional I/O Pins 16 —
Dedicated Inputs 7 —
Total Inputs 24 —
Pin-to-Pin Delay (tPD) 25 ns —
Maximum Clock Frequency (fMAX) 62.5 MHz —
Supply Voltage (VCC) 5 V (single supply) 5 V (nominal, TTL-compatible I/O)
I/O Standard TTL-compatible —
Boîtier 24-pin Ceramic DIP (DI) with quartz window —
Programming Technology UV-EPROM (erasable via quartz window) —
Logic Elements — 32 macrocells (MAX architecture)
Technology — UV-erasable EPROM cell
Propagation Delay (tPD) — [DATA_NEEDED: tPD in ns]
Maximum Counter Frequency (fCNT) — [DATA_NEEDED: fCNT in MHz]
Température de fonctionnement — MILITARY (per /883B screen)
MIL-STD-883 Screening — Class B (DM/883B)
Package Type — WDIP-28 (ceramic DIP with quartz window)
Nombre de broches — 28
Type de montage — Through-Hole
Terminal Form — Through-Hole
Package Shape — RECTANGULAR
Programming Method — Programmer + UV erase
Statut RoHS — [DATA_NEEDED: lead-bearing ceramic; likely non-compliant]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis