EPM5032JC-20 vs EPM5032JC25 Comparaison
Comparaison détaillée côte à côte de EPM5032JC-20 par Altera et EPM5032JC25 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5032JC-20 | EPM5032JC25 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $23,95 |
| Product Type | UV-erasable Programmable Logic Device (PLD) | — |
| Family | MAX 5000 | MAX 5000 |
| Macrocells | 32 | — |
| Logic Array Blocks (LABs) | 1 | — |
| Product Terms (P-terms) | 320 | — |
| Propagation Delay (tPD) | 20 ns | 25 ns |
| Fréquence d'horloge maximale | 62.5 MHz | — |
| Setup Time | 10 ns | — |
| I/O Lines | 16 (bidirectional) | — |
| Dedicated Inputs | 8 | 7 |
| Total Inputs | 24 | — |
| Boîtier | 68-pin JLCC (windowed ceramic) | 28-pin PLCC (JC) |
| Process Technology | CMOS | — |
| Erase Method | UV (12V VPP + ultraviolet exposure) | — |
| Programming Voltage (VPP) | 12 V | — |
| Architecture | PAL-type AND-OR array with PIA interconnect | PAL-type macrocells with global Programmable Interconnect Array (PIA) |
| Statut du cycle de vie | Obsolete (legacy Altera MAX 5000) | — |
| Device | — | EPM5032 |
| Logic Elements | — | 32 macrocells |
| Maximum Internal Frequency | — | 62.5 MHz |
| Product Terms | — | 320 |
| Flip-Flops | — | 32 |
| Bidirectional I/O Pins | — | 16 |
| Total Inputs to Array | — | 24 |
| Nombre de sorties | — | 16 |
| Technology | — | CMOS EPROM, UV-erasable (windowed) / OTP |
| Tension d'alimentation | — | 5 V (TTL-level I/O) |
| Type de montage | — | Surface Mount |
| Statut RoHS | — | [DATA_NEEDED: RoHS status] |