EPM5032LC-25 vs EPM5032JC-20 Comparaison

Comparaison détaillée côte à côte de EPM5032LC-25 par Altera et EPM5032JC-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032LC-25 EPM5032JC-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,20 $9,75
Device Family MAX 5000 —
Architecture PAL-type EPLD (Erasable Programmable Logic Device) PAL-type AND-OR array with PIA interconnect
Technology CMOS, UV-erasable / OTP —
Macrocells 32 32
Product Terms 320 —
Dedicated Inputs 7 8
I/O Pins 16 bidirectional —
Total Inputs 24 (7 dedicated + 16 I/O used as input) 24
Propagation Delay (tPD) 25 ns 20 ns
Maximum Internal Frequency 62.5 MHz —
Supply Voltage (VCC) 5 V ±10% (4.5 V to 5.5 V) —
I/O Standard 5 V CMOS —
Température de fonctionnement 0 °C to +70 °C (commercial, "LC" suffix) —
Boîtier 28-pin PLCC (JEDEC S-PQCC-J28), 1.27 mm pitch 68-pin JLCC (windowed ceramic)
Type de montage Surface Mount, socket-compatible —
Configuration Cell Programmable interconnect array (PIA), OTP / UV-erasable —
Statut RoHS Not RoHS compliant (legacy Altera product) —
Product Type — UV-erasable Programmable Logic Device (PLD)
Family — MAX 5000
Logic Array Blocks (LABs) — 1
Product Terms (P-terms) — 320
Fréquence d'horloge maximale — 62.5 MHz
Setup Time — 10 ns
I/O Lines — 16 (bidirectional)
Process Technology — CMOS
Erase Method — UV (12V VPP + ultraviolet exposure)
Programming Voltage (VPP) — 12 V
Statut du cycle de vie — Obsolete (legacy Altera MAX 5000)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis