EPM5064JC1 vs EPM5064LC Comparaison

Comparaison détaillée côte à côte de EPM5064JC1 par Altera et EPM5064LC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5064JC1 EPM5064LC
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $1,05 $7,10
Family MAX 5000 MAX 5000
Device Type CPLD / EPLD (Erasable PLD) CPLD (Complex Programmable Logic Device)
Macrocells 64 —
Logic Array Blocks (LABs) 4 4
Usable Gates 1.25K 1.25K
Maximum Operating Frequency (fCNT) 62.5 MHz —
External Clock Input (max) 50 MHz —
I/O Pins 28 28 bidirectional + 4 dedicated input
Dedicated Inputs 7 —
Total Inputs 36 (28 I/O + 7 dedicated + 1 clock) 36 (7 dedicated + 29 I/O)
Operating Voltage (VCC) 5 V —
Program Type EPROM (one-time programmable, UV-erasable) —
Process Technology CMOS CMOS EPROM
Boîtier 44-pin PLCC (J-Lead) PLCC-44 (LCC-44, J-lead)
Operating Temperature (JC suffix) 0°C to +70°C (commercial) —
Supply Current (ICC) [DATA_NEEDED: ICC maximum] —
Statut RoHS unknown [DATA_NEEDED: RoHS status - pre-RoHS legacy part, likely non_compliant]
Lead-Free Status unknown —
Programming Type — OTP (One-Time-Programmable, UV-erasable EPROM)
Macro Cells — 64
Propagation Delay (tPD) — 55 ns
Supply Voltage (VCC) — 4.75 V to 5.25 V
Température de fonctionnement — 0C to +70C (Commercial)
Type de montage — Surface Mount
Lead Free — [DATA_NEEDED: lead-free status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis