EPM5064JI-1 vs EPM5064JC Comparaison

Comparaison détaillée côte à côte de EPM5064JI-1 par Intel et EPM5064JC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5064JI-1 EPM5064JC
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $3,40 $7,10
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable Programmable Logic Device) EPLD (Erasable PLD)
Macrocells 64 64
User I/O Pins [DATA_NEEDED: user I/O count from datasheet] —
Boîtier 68-pin PLCC (windowed ceramic) 68-pin PLCC (JEDEC)
Logic Elements [DATA_NEEDED: total logic elements] —
Propagation Delay (tPD) [DATA_NEEDED: combinational tPD from datasheet] —
Tension d'alimentation 5 V —
Température de fonctionnement [DATA_NEEDED: commercial vs industrial grade temp range] [DATA_NEEDED: operating temperature grade]
Process Technology CMOS, UV-erasable —
Speed Grade JI-1 (commercial, -10/-12/-15 family) —
Programmability UV-erasable (windowed package) —
Data Retention 25 years (per MAX 5000 datasheet) —
Type de montage Surface Mount Surface Mount (socketed)
Statut RoHS [DATA_NEEDED: not stated in provided data] [DATA_NEEDED: RoHS compliance]
Usable Gates — 1,250 (approx.)
Logic Array Inputs — 36
Logic Array Outputs — 64
Supply Voltage (VCC) — 5 V (typical, 4.75 V - 5.25 V range)
I/O Logic Level — TTL / CMOS compatible
Configuration Memory — EPROM (UV-erasable window or OTP)
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: specific tPD grade value]
Maximum Frequency (fMAX) — [DATA_NEEDED: fCNT grade value]
Lead-Free — [DATA_NEEDED: lead-free status]
Niveau MSL — [DATA_NEEDED: MSL rating]
Programming Tool — Altera MAX+PLUS II / Quartus II (legacy device support)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis