EPM5064LC vs EPM5064JC Comparaison

Comparaison détaillée côte à côte de EPM5064LC par Altera et EPM5064JC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5064LC EPM5064JC
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,10 $7,10
Family MAX 5000 MAX 5000
Device Type CPLD (Complex Programmable Logic Device) EPLD (Erasable PLD)
Programming Type OTP (One-Time-Programmable, UV-erasable EPROM) —
Macro Cells 64 —
Usable Gates 1.25K 1,250 (approx.)
Logic Array Blocks (LABs) 4 —
Propagation Delay (tPD) 55 ns —
Total Inputs 36 (7 dedicated + 29 I/O) —
I/O Pins 28 bidirectional + 4 dedicated input —
Supply Voltage (VCC) 4.75 V to 5.25 V 5 V (typical, 4.75 V - 5.25 V range)
Température de fonctionnement 0C to +70C (Commercial) [DATA_NEEDED: operating temperature grade]
Boîtier PLCC-44 (LCC-44, J-lead) 68-pin PLCC (JEDEC)
Process Technology CMOS EPROM —
Type de montage Surface Mount Surface Mount (socketed)
Statut RoHS [DATA_NEEDED: RoHS status - pre-RoHS legacy part, likely non_compliant] [DATA_NEEDED: RoHS compliance]
Lead Free [DATA_NEEDED: lead-free status] —
Macrocells — 64
Logic Array Inputs — 36
Logic Array Outputs — 64
I/O Logic Level — TTL / CMOS compatible
Configuration Memory — EPROM (UV-erasable window or OTP)
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: specific tPD grade value]
Maximum Frequency (fMAX) — [DATA_NEEDED: fCNT grade value]
Lead-Free — [DATA_NEEDED: lead-free status]
Niveau MSL — [DATA_NEEDED: MSL rating]
Programming Tool — Altera MAX+PLUS II / Quartus II (legacy device support)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis