EPM5128GC-2 vs EPM5064LC-2 Comparaison

Comparaison détaillée côte à côte de EPM5128GC-2 par Altera et EPM5064LC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5128GC-2 EPM5064LC-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,95 $8,40
Family MAX 5000 —
Logic Elements / Gates 2,500 usable gates —
Macrocells 128 64
Number of Usable Gates 2,500 —
Maximum Operating Frequency 50 MHz —
Propagation Delay (tPD) Approx. 25 ns (typical, -2 speed grade) 45 ns
Supply Voltage (VCC) 5 V (nominal) 4.75 V to 5.25 V (5 V nominal)
Package Type 68-pin PGA (Pin Grid Array) —
Package Code (per Partstack) WPGA —
Number of Terminals 68 —
Programming Technology UV-erasable EPROM —
Température de fonctionnement 0C to +70C (commercial) -40 C to +85 C (commercial LC grade) [DATA_NEEDED: explicit min/max in source]
Grade (per Partstack) COMMERCIAL —
Terminal Form PIN/PEG —
Configuration Memory Non-volatile, one-time programmable (erasable via UV) —
Device Family — MAX 5000
Product Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 4
Logic Elements per LAB — 16
Number of Inputs — 36 (7 dedicated + 28 I/O)
Number of I/O Pins — 28
Number of Flip-Flops — 28
Maximum Internal Frequency — 40 MHz
Process Technology — CMOS, OTP EPROM (UV-erasable base)
Programmable Polarity — Yes
Programmable Output Enable — Yes, per macrocell
Boîtier — PLCC-44 (J-Lead, plastic)
Type de montage — Surface Mount
Statut RoHS — [DATA_NEEDED: not specified in source]
Programming Method — Altera byte-wide / JTAG programmer

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis