EPM5128JC-1 vs EPM5130JC-1 Comparaison
Comparaison détaillée côte à côte de EPM5128JC-1 par Altera et EPM5130JC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5128JC-1 | EPM5130JC-1 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $24,95 | $9,25 |
| Family | MAX 5000 | MAX 5000 |
| Device Type | Erasable Programmable Logic Device (EPLD/CPLD) | — |
| Macrocells | 128 | 128 |
| Usable Gates | 2,500 | 2,500 gates |
| Logic Array Blocks (LABs) | [DATA_NEEDED: LAB count] | 8 |
| Maximum Operating Frequency | 62.5 MHz | 62.5 MHz |
| Pin-to-Pin Propagation Delay (tPD) | 40 ns | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | 5 V |
| Technology | CMOS, UV-erasable EPROM | — |
| Boîtier | 68-pin CQCCJ (Windowed Ceramic J-Lead Chip Carrier) | 84-pin PLCC (J-lead) |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | [DATA_NEEDED: temperature grade] | 0C to +70C (commercial) |
| Programming Interface | JTAG / Altera dedicated programmer | — |
| Configuration Memory | Non-volatile EPROM (UV-erasable) | — |
| Statut RoHS | non_compliant (ceramic windowed package) | [DATA_NEEDED: RoHS compliance] |
| Statut du cycle de vie | Obsolete - last-time-buy inventory only | — |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Propagation Delay (tPD) | — | 40 ns |
| Dedicated Inputs | — | 19 |
| I/O Pins | — | 80 |
| Programming Technology | — | UV-erasable EPROM (quartz window) |
| Process Technology | — | CMOS |
| External Clock Pins | — | 1 global clock |