EPM5130JI vs EPM5128JI-2 Comparaison
Comparaison détaillée côte à côte de EPM5130JI par Altera et EPM5128JI-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5130JI | EPM5128JI-2 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $16,40 |
| Family | MAX 5000 | — |
| Device Type | UV-Erasable EPLD (CMOS EPROM) | UV-Erasable Programmable Logic Device (PLD) |
| Macrocells | 128 | 128 |
| Logic Array Blocks (LABs) | 8 | — |
| Fréquence d'horloge maximale | 33.3 MHz | 50 MHz |
| Propagation Delay (tPD) | 55 ns | 45 ns |
| External Clock Inputs | 1 (shared input/clock) | — |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| Process Technology | 0.75 micron CMOS EPROM | CMOS EPROM |
| Tension d'alimentation | 5 V (typical) | — |
| Input Logic Standard | TTL-compatible | — |
| Package Type | Ceramic J-Leaded Chip Carrier (JLCC) with UV window | Ceramic J-Lead (JI) with UV window |
| Température de fonctionnement | Commercial (0C to +70C) | -40 C to +85 C (industrial) |
| Program/Erase Method | UV erasure through quartz window | — |
| Statut RoHS | Non-compliant (contains Pb in ceramic package) | unknown |
| Lifecycle | Obsolete - EOL by Altera/Intel | — |
| Series | — | MAX 5000 |
| Dedicated Inputs | — | 7 |
| User I/O Pins | — | 52 |
| Supply Voltage (VCC) | — | 4.5 V to 5.5 V |
| Programmability | — | UV-erase, parallel programmer |
| Architecture | — | LAB-based macrocell, segmented interconnect |
| Speed Grade | — | -2 (industrial-speed) |
| Lead-Free | — | unknown |