EPM5130WC-1 vs EPM5130WC-2 Comparaison

Comparaison détaillée côte à côte de EPM5130WC-1 par Intel et EPM5130WC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5130WC-1 EPM5130WC-2
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $85,00 $62,00
Series MAX 5000 —
Manufacturer Altera (now Intel) —
Device Type CPLD (Complex Programmable Logic Device) —
Macrocell Count 128 128
Logic Array Blocks Multiple LABs (per MAX 5000 architecture) —
Propagation Delay (tpd) 40 ns —
Fréquence d'horloge maximale 50 MHz —
Erasure Method UV (ultraviolet, windowed package) —
Process Technology CMOS EPROM CMOS
User I/O Pins Up to 100 —
Package Type 100-pin Ceramic QFP (Windowed) 100-terminal Ceramic CQFP (R-CQFP-G100), windowed, gull-wing
Température de fonctionnement [DATA_NEEDED: operating temperature range] 0 °C to 70 °C (Commercial)
Tension d'alimentation [DATA_NEEDED: VCC nominal] —
Programmable Yes (UV-erasable, non-volatile) —
Logic Family MAX 5000 (Altera) —
Configuration Memory EPROM (on-chip) UV-erasable CMOS EEPROM cells
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Device Family — MAX 5000
Product Type — UV-Erasable PLD (CPLD)
Propagation Delay (tPD) — 45 ns
Supply Voltage (VCC) — 4.75 V to 5.25 V
Dedicated Inputs — 19
User I/O Lines — 48
Total Inputs (I/O + dedicated) — 68
Terminal Pitch — 0.650 mm
Speed Grade — -2 (45 ns)
Lead-Free — [DATA_NEEDED: lead-free status]
Logic Elements — AND/OR array with programmable macrocell register

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis