EPM5192AJC-15 vs EPM5192AJC-25 Comparaison

Comparaison détaillée côte à côte de EPM5192AJC-15 par Intel et EPM5192AJC-25 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192AJC-15 EPM5192AJC-25
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,85 $8,20
Family MAX 5000 MAX 5000 EPLD
Device Type EPLD (Erasable Programmable Logic Device) —
Macrocells 192 192
Logic Capacity 100% connectivity, sum-of-products PLA architecture —
Pin-to-Pin Delay (tPD) 15 ns —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) —
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: exact operating temperature range]
Boîtier 84-pin PLCC (J-lead, ceramic, non-windowed) PLCC-68 (windowed ceramic, AJC)
Type de montage Surface Mount Surface Mount
Programmability UV-erasable (windowed variant) / One-Time-Programmable —
Toolchain MAX+PLUS II —
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance status]
Nombre de broches 84 68
User I/O Pins [DATA_NEEDED: user I/O count] —
Speed Grades Available -15, -20, -25 (this part: -15) —
Configuration Memory EPROM (UV-erasable) —
Manufacturer — Altera (now Intel PSG)
Propagation Delay (tPD) — 25 ns
Tension d'alimentation — 5 V (typical)
Logic Blocks — MAX 5000 LABs (Logic Array Blocks)
Programmable Pins — [DATA_NEEDED: number of user I/O pins]
Erasure Method — UV-erasable (windowed ceramic package)
Programming Technology — EPROM (non-volatile)
Military Grade — Likely MIL-STD-883 processing per 'J' suffix in AJC marking (verify)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis