EPM5192AQM100-15 vs EPM5192AQC100-20 Comparaison

Comparaison détaillée côte à côte de EPM5192AQM100-15 par Altera et EPM5192AQC100-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192AQM100-15 EPM5192AQC100-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $16,20 $11,85
Family MAX 5000 —
Device Type EPLD (Erasable PLD) —
Logic Array Blocks (LABs) 12 —
Interconnect Architecture Product Term Sharing (PIA) —
User I/O Pins 64 —
Dedicated Inputs 7 —
Total Inputs 72 —
Pin-to-Pin Delay (tPD) 25 ns —
Speed Grade -15 (15 ns macrocell delay) —
Boîtier PQFP-100 (R-PQFP-G100) 100-lead PQFP (R-PQFP-G100)
Process Technology CMOS CMOS
Programming Technology EPROM (UV-erasable) UV-Erasable / One-Time-Programmable (OTP)
Tension d'alimentation 5 V (typical, single supply) 5 V (typical, MAX 5000 family)
Type de montage Surface Mount Surface Mount (PQFP)
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Température de fonctionnement [DATA_NEEDED: operating temperature range] —
Device Family — MAX 5000
Product Type — Complex Programmable Logic Device (CPLD)
Macrocells — 192
Maximum Operating Frequency — 66.7 MHz
Propagation Delay (tpd) — 33 ns
Terminal Pitch — 0.65 mm
Plage de température de fonctionnement — [DATA_NEEDED: operating temperature range]
I/O Count — [DATA_NEEDED: usable I/O count]
Logic Array Blocks — Multiple LABs (per MAX 5000 architecture)
Lead-Free — [DATA_NEEDED: lead-free status]
Niveau MSL — [DATA_NEEDED: MSL rating]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis