EPM5192GC-2 vs EPM5192JI-2 Comparaison
Comparaison détaillée côte à côte de EPM5192GC-2 par Altera et EPM5192JI-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5192GC-2 | EPM5192JI-2 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $92,00 | $9,95 |
| Family | MAX 5000 | MAX 5000 |
| Macrocells | 192 | 192 |
| Logic Array Blocks | 16 (LABs of 16 macrocells each) | — |
| Usable I/O Pins | [DATA_NEEDED: exact user I/O count for PGA package] | — |
| Propagation Delay (tPD) | 12 ns typical (-2 grade) | — |
| Counter Frequency | 100 MHz minimum | — |
| Supply Voltage (VCC) | 5 V nominal | — |
| Technology | CMOS EPROM | — |
| Programmable Technology | UV-erasable / one-time programmable | — |
| Programming Toolchain | Altera MAX+PLUS II | — |
| Package Type | Pin Grid Array (PGA), ceramic | — |
| Température de fonctionnement | Commercial (0C to +70C) | 0C to +70C (commercial) |
| Speed Grade | -2 | -2 |
| Statut RoHS | Non-Compliant (ceramic PGA, lead-bearing per GlobalSpec listing) | Non-compliant (ceramic JLCC, contains lead) |
| Type de montage | Through-hole (PGA socket) | Surface Mount |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Usable Gates | — | 5000 |
| Dedicated Inputs | — | 12 |
| Flip-Flops | — | 192 |
| Boîtier | — | JLCC-68 (J-Lead Ceramic) |
| Programming Technology | — | UV-Erasable EPROM |
| Architecture | — | Sum-of-products with Programmable Interconnect Array (PIA) |
| Tension d'alimentation | — | 5 V (typical) |
| Process Technology | — | CMOS EPROM |
| Statut du cycle de vie | — | Obsolete (legacy Altera MAX 5000 family) |